摘 要:介绍一种脉冲压缩雷达的信号处理体系结构,特点是全系统的处理模块MTI、脉压、MTD、CFAR均采用浮点DSP来完成处理。这种实现方式较采用FPGA实现的优点是可省去大量的FPGA编译时间,不用考虑动态范围不足的问题,适合团队式并行编程、开发,软件易于维护,系统稳定性、可靠性得到明显提高。
关键词:TS201; 雷达信号处理; MTI; 脉冲压缩; MTD; CFAR
中图分类号:TN95文献标识码:A
文章编号:1004-373X(2010)15-0058-02
Application of Array DSP Structure in Radar Signal Processing
WEI Meng
(The 27th Institute of CETC, Zhengzhou 450047, China)
Abstract: The structure of a signal processing system in the pulse compression radar is introduced. The floating-point DSP is adopted to implement thesignal processing by the modules of MTI, plus compression, MTD and CFAR. The advantage of this approach compared with FPGA is that a large amount of developing time is economized and the dynamic range of the signal need not be considered. Therefore, it is suitable for the paralell programming and development by a group at same time, and the software is easy to be maintained. The practical application shows that the system is stable and the reliability is improved apparently.
Keywords: Tiger Shark 201; radar signal processing; MTI; plus compression; MTD; CFAR
0 引 言
脉冲压缩雷达信号处理流程主要由MTI、脉冲压缩、MTD、CFAR组成,常用的硬件处理结构为:MTI、脉冲压缩采用FPGA实现,MTD、CFAR采用DSP实现。而MTI、脉冲压缩采用FPGA实现较DSP实现困难得多,主要原因是MTI需要对脉冲在FPGA片内进行积累存储占用大量片内存储资源,而且MTI权系数要随脉冲次序循环移动,调试验证工作相当繁琐。对于宽脉冲的脉冲压缩由于节数较长占用大量逻辑资源,一般无法一次流水处理就得出结果,往往需要提高工作频率来多次复用资源,这样会使FPGA的功耗大幅增加、发热量加大,从而使系统的可靠性降低,并且开发调试工作相当困难。而采用基于多片的浮点信号处理器则无需考虑信号动态问题,且编程灵活,调试工具功能强大,可对板上处理器进行动态并行调试,便于团队式开发,缩短开发周期。
1 硬件平台
本系统的硬件平台由多片TigerShark201(TS201)阵列信号处理器构成,拓扑结构如图1所示。
TS201信号处理板上有8片TS201,其中P1,P2,P3,P4,P5,P6,P7为一个TS201信号处理器芯片单元,它的外围配备了256 MB SRDAM和300 MB/s的差分互联Link接口及2个LVDS高速串口,板上8片TS201排成立方体结构,每个信号处理器分别与其他三个通过Link接口相互交换数据,并有一个Link口引到板外,实现板间级联。另外板上还有12对LVDS高速差分线与外部交换数据。
图1 TigerShark201组成的阵列信号处理器拓扑结构
2 基于多片TS201的雷达信号处理的系统功能模块组成
2.1 MTI
MTI的处理流程如图2所示。
MTI采用二脉冲对消,算式为:
Yn=Xn-Xn-1
(1)
图2 MTI的处理流程
实现过程采用桶形行循环移位的算法实现,A,B,C存储器块构成一个队列,A存储模块写入回波数据时,B,C存储模块同时进行运算,A存储模块写满后,B,C存储模块同时运算完成,C出队列变为写入回波存储模块,同时A,B存储模块进行运算,再下次B出队列成为写入回波存储模块,同时A,C存储模块进行运算,……,如此循环进行。
2.2 脉冲压缩
雷达的信号形式如图3所示。
图3雷达的信号形式
雷达的每个脉冲周期采用二脉冲连续发射的形式,需要做脉压的数据段如图3所示,采用快速卷积法将M,N两段分别处理。
图4是某型号雷达采用快速卷积法实现脉冲压缩原理框图。由于采用两段脉冲连续工作的方式,将两次接收的回波数据长度化为2的n次方幂,不足的部分填零,拓扑结构如图5所示。
图4 快速卷积法脉冲压缩原理框图
图5中两段脉压采用了两条并行处理流水线,其中的DSP7,DSP4完成脉压的FFT和复乘,DSP5,DSP2完成逆FFT,结果由DSP3发送到另外一块板。
2.3 MTD,CFAR
MTD,CFAR采用与脉冲压缩板相类似的硬件结构,如图6所示。
图6中箭头表示用Link口连接的DSP间数据流传输方向。为了保证信号处理机在高转速下能完成MTD,CFAR,距离单元分为三条并行处理流水线,处理结果送DSP8打包后送监控计算机,至此信号处理工作结束。
图5 脉冲压缩处理拓扑图
图6 MTD,CFAR处理拓扑图
3 结 语
本文的信号处理采用积木式,具有清晰的模块化结构,这种结构形式可成为同类型雷达的通用平台。例如,只要软件上做少许的修改就可以扩展处理能力,大大缩减研发周期,减少人力物力的投入,而且便于维护,增加可靠性,是中远程雷达较理想的信号处理系统架构。
参考文献
[1]刘书明,苏涛,罗军辉.TigerSHARC DSP应用系统设计[M].北京:电子工业出版社,2004.
[2] 邢孟道,王彤,李真芳.雷达信号处理基础[M].北京:电子工业出版社,2008.
[3]Merrill Ivan Skolnik.雷达系统导论[M].3版.北京:电子工业出版社,2006.
[4]庄仕昂,崔昕莹.一种基于跳频码和巴克码的新型LPI雷达复合信号波形设计[J].广东科技,2005(9):50-51.
[5]史林,彭燕,张毓峰.一种低截获概率雷达信号及其信号处理[J].现代雷达,2003,25(6):26-28.
[6]池庆玺.脉压雷达脉内特征分析与处理技术研究[D].哈尔滨:哈尔滨工程大学,2008.
[7]冯清贤.复杂体制雷达综合分选技术的研究[D].成都:西南交通大学,2007.
[8]刘峰,远海鹏,周辉.一种收发全数字阵列雷达实时信号处理机[J].雷达科学与技术,2008,6(6):430-434.
[9]王炎,陈学佺.长编码脉冲信号时双基地雷达实现研究[J].无线电工程,1999,29(3):1-3.
[10]汤小为,汤俊,彭应宁.数字阵列雷达并行信号处理算法及实现[J].信息与电子工程,2009(4):294-299.
